DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2004 EPO. All rts. reserv.

13702929

Basic Patent (No, Kind, Date): EP 456479 A2 19911113 < No. of Patents: 022>

PATTERN FORMING PROCESS, APPARATUS FOR FORMING SAID PATTERN AND PROCESS FOR PREPARING SEMICONDUCTOR DEVICE UTILIZING SAID PATTERN FORMING PROCESS (English; French; German)

Patent Assignee: CANON KK (JP)

Author (Inventor): YAGI TAKAYUKI CANON KABUSHIKI (JP); KOMATSU TOSHIYUKI CANON KABUSH (JP); SATO YASUE CANON KABUSHIKI KAI (JP); KAWATE SHINICHI CANON KABUSHIK (JP)

Designated States: (National) AT; BE; CH; DE; DK; ES; FR; GB; GR; IT; LI

; LU; NL; SE

IPC: *H01L-021/268; H01L-021/3105; H01L-021/3205; G03F-007/20; G03F-001/14

Derwent WPI Acc No: C 91-334416 Language of Document: English

Patent Family:

Patent No	Kind D	ate A	Applic No	Kind	Date		
AT 199046	E	20010215	EP 913	304134	Α	19910508	
AT 229229	E	20021215	EP 952	203233	Α	19910508	
DE 69132523	C0	20010308	DE 69	132523	Α	19910508	
DE 69133169	C0	20030116	DE 69	133169	Α	19910508	
EP 706088	A 1	19960410	EP 95	203232	Α	19910508	
EP 456479	A2	19911113	EP 913	304134	Α	19910508	(BASIC)
EP 714119	A2	19960529	EP 95	203233	Α	19910508	
EP 456479	A3	19921119	EP 913	304134	Α	19910508	
EP 714119	A3	19960703	EP 95	203233	Α	19910508	
EP 456479	B 1	20010131	EP 91:	304134	Α	19910508	
EP 714119	B1	20021204	EP 952	203233	Α	19910508	
JP 4015910	A2	19920121	JP 901	18675	Α	19900510	
JP 4017685	A2	19920122	JP 901	17644	Α	19900509	
JP 4049623	A2	19920219	JP 901	58687	Α	19900619	
JP 4063414	A2	19920228	JP 901	74443	Α	19900703	
JP 4181712	A2	19920629	JP 903	08550	Α	19901116	
JP 2709175	B2	19980204	JP 901	17644	Α	19900509	
JP 2849458	. B2	19990120	JP 901	74443	Α	19900703	
JP 2966036	B2	19991025	JP 901	18675	Α	19900510	
US 5344522	Α	19940906	US 13	3180	Α	19930129	
√ US 5413664	Α	19950509	US 27	5757	Α	19940720	
US 5490896	Α	19960213	US 39	5472	Α	19950228	*

Priority Data (No,Kind,Date):

JP 90117644 A 19900509

JP 90118675 A 19900510

JP 90158687 A 19900619

JP 90174443 A 19900703

JP 90308550 A 19901116

EP 91304134 A3 19910508

US 13180 A 19930129

US 696024 B1 19910506

US 275757 A 19940720

US 13180 A3 19930129 US 395472 A 19950228 US 275757 A3 19940720 DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

03698314 **Image available**

METHOD AND DEVICE FOR MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.: **04-063414** [JP 4063414 A]

PUBLISHED: February 28, 1992 (19920228)

INVENTOR(s): SATO YASUE

KAWATE SHINICHI

APPLICANT(s): CANON INC [000100] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 02-174443 [JP 90174443]

FILED: July 03, 1990 (19900703) INTL CLASS: [5] H01L-021/02; H01L-0

[5] H01L-021/02; H01L-021/027; H01L-021/205; H01L-021/302;

H01L-021/31

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R004 (PLASMA); R096 (ELECTRONIC MATERIALS -- Glass

Conductors)

JOURNAL:

Section: E, Section No. 1218, Vol. 16, No. 271, Pg. 71, June

18, 1992 (19920618)

ABSTRACT

PURPOSE: To eliminate oxidation of surfaces and to improve performance by shutting each process from atmosphere and performing consistent operation in a condition that pressure is reduced.

CONSTITUTION: All of a load-lock room 1, a cleaning room 2, a sputter filmforming room 3, a plasma film-forming room 4, an etching room 5, a latent image room 6, and a carrying room 10 are constituted so that they can be airtight within vacuum and are provided with a vacuum discharge device for discharging air from room for producing vacuum state. Also, a load lock room 1 is provided with a gate valve 7a for loading and unloading a sample 8 from an outside in addition to a gate valve 7b for communicating with the In this manner, each process for producing a carrying room 10. semiconductor device is shut out from atmosphere and performed consistently in a pressure-reduced state, and therefore oxidation of substrate and adhesion of dust can be prevented and at the same time, man-hour is reduced. Thus, oxidation of surfaces is prevented, production process and travel amount of an element can be reduced, and element performance and yield can be improved.

⑲ 日本 国特許庁(JP)

⑩特許出願公開

◎公開特許公報(A) 平4-63414

Solnt. Cl. 3	識別配号	庁内整理番号	國公開	平成 4年(1992) 2月28日
H 01 L 21/02 21/027	Z	8518—4M		, , , , , , , , , , , , , , , , , , , ,
21/205 21/302	B Z	7739—4M 7353—4M		
21/31	Z C	7353—4M 6940—4M		
		7352-4M H 審査記	01 L 21/30 骨求 未請求 罰	301 Z 青求項の数 5 (全10頁)

9発明の名称 半導体装置の製造方法および製造装置

②特 願 平2-174443 ②出 願 平2(1990)7月3日

東京都大田区下丸子3丁目30番2号 キャノン株式会社内

東京都大田区下丸子3丁目30番2号 キャノン株式会社内

東京都大田区下丸子3丁目30番2号

⑩出 願 人 キャノン株式会社 ⑩代 理 人 弁理士 若 林 忠

明 絈 病

1. 発明の名称

半導体装置の製造方法および製造装置 2. 特許請求の範囲

1・基板の表面を清浄する第1の工程と、鉄第 1の工程により清浄された基板上に、半導体、金 属または絶縁体のいずれかの膜を堆積された膜上に所 受の素子構造を形成するために選択光を照射して マスクを形成する第3の工程と、鉄第3の工程に で形成されたマスクを造蔽体としてエッチングを 行なう第4の工程とを少なくとも有する半導体装 置の製造方法において、

前記第1乃至第4の各工程が、大気と遮断され、かつ減圧された状態にて一貫して行なわれることを特徴とする半導体装置の製造方法。

2. 請求項1記載の半導体装置の製造方法において、

マスクを形成する第3の工程として行なわれる 選択光照射が反応ガス雰囲気中で行なわれ、第2 の工程によって基板上に堆積された膜の表面が改 質されることによりマスクが形成されるものである半導体装置の製造方法。

3. 請求項1記載の半導体装置の製造方法において、

マスクを形成する第3の工程および光エッチングを行なう第4の工程の代わりに、選択光照射による光エッチングが行なわれることを特徴とする 半導体装置の製造方法。

4・基板の出入れを行なわれるロードロック室と、基板の表面が指導されるクリーニング室と、 酒浄された基板上に半導体、金属または絶縁体のいずれかの膜が堆積される成膜室と、光入射窓を透過した選択光が基板上 に堆積された膜に照射されてマスクが形成される に堆積された膜に照射されてマスクが形成される 帯像室と、エッチングが行なわれるエッチング室 と、基板の搬送を行なうための搬送室とを有し、

前記各室はいずれも真空封止可能に構成されて おり、ロードロック室、クリーニング室、成膜 室、潜像室およびエッチング室は、搬送室を中心 としてその周囲に配設され、個別に設けられた ゲートバルブをそれぞれ介して搬送室と連通する ことを特徴とする半導体装置の製造装置。

5. 基板の出入れを行なわれるロードロック室と、基板の表面が清浄されるクリーニング室と、清浄された基板上に半導体、金属または絶縁体のいずれかの膜が堆積される成膜室と、光入射窓を透過した選択光が基板上に堆積された膜に照射されて光エッチングが行なわれる光エッチング室と、基板の搬送を行なうための搬送室とを有し、

前記各室はいすれも真空封止可能に構成されており、ロードロック室、クリーニング室、成膜室および光エッチング室は、搬送室を中心としてその周囲に配設され、個別に致けられたゲートパルブをそれぞれ介して搬送室と連通することを特徴とする半導体装置の製造装置。

3. 発明の詳細な説明

【産業上の利用分野】

本発明は、半導体装置を製造する製造方法およ

用いられる。このうちのレジスト塗布、現像、レジスト網離工程では溶液を使うため、すべてをドライなプロセスにすることはできない。

(発明が解決しようとする課題)

上述した従来の半導体製造工程では、真空中で 行なう工程、審議中で行なう工程や大気中で行な う工程が混在しているため、試料表面が絵化して しまうとともに次の工程のための予備的な工程 - (倒えば、試料を真空状態にするための真空び き、溶液処理後の洗浄乾燥工程等)が必要とな り、工程が増加し、複雑化してしまうという問題 点がある。また、各製造装置間での試料の移動量 が多くなり、時間的にも空間的にも無駄が多い。 この工程の増加、複雑化、試料の移動量の増加 は、ゴミの付着を増加させるという問題点があ る。さらにレジストを使用し、これを剝離するた め、はがれたレジストがゴミとなって試料表面に 付着してしまい、楽子の性能を劣化させるととも に歩留まりを低下させてしまうという問題点が あった。

び該製造方法を実施する装置に関するものである。

(従来の技術)

半導体装置の主な製造工程は、基板上に金属、 半導体、絶縁体を成膜し該膜を所望のパターンに 微細加工する工程である。近年、半導体記憶業子 に代表されるように、素子の大容量化、機能の高 性能化が急速に進み、それに伴い、回路パターン がより微細化し、また回路構造もより複雑化して さている。また、液晶ディスプレイ、ブラズマ ディスプレイ等の表示装置もますます大型化し、 これに伴って素子機能も複雑化しつつある。現 在、これらのものを製造するための成膜工程や微 細加工を行なうエッチング工程は、溶液を用いた ものから、真空中や減圧ガス中でプラズマもしく は励起ガスを用いる、いわゆるドライな工程が主 になっている。しかし所望の微細加工を行なうた めに一般に用いられるフォトリソグラフィープロ セスでは、レジスト塗布、パターン篝光、現像、 エッチング、レジスト剝離等の複雑なプロセスが

本発明は上記従来の技術の有する問題点に鑑みてなされたものであって、表面の酸化を防ぎ、製造工程および素子の移動量を減少させることができ、素子性能を向上させ、歩留まりを向上することのできる半導体装置の製造方法および装置を実現することを目的とする。

(課題を解決するための手段)

本発明の半導体の製造方法は、

基板の表面を積浄する第1の工程と、該第1の 工程により積浄された基板上に、半導体、金属または絶縁体のいずれかの膜を堆積させる第2の工程にて堆積された膜上に所望の素子構造を形成するために選択光を照射してマスクを形成する第3の工程と、該第3の工程にて形成されたマスクを遺転体としてエッチングを行なり第4の工程とを少なくとも有する半導体装置の製造方法において、

前記第1乃至第4の各工程が、大気と遮断され、かつ残圧された状態にて一貫して行なわれるものである。

この場合、マスクを形成する第3の工程として 行なわれる選択光照射が反応ガス雰囲気中で行な われ、基板上に堆積された膜の表面が改質される ことによりマスクが形成されるものであってもよ く.

さらに、マスクを形成する第3の工程および光 エッチングを行なう第4の工程の代わりに、選択 光照射による光エッチングが行なわれてもよい。

また、本発明の半導体装置の製造装置は、基板の出入れが行なわれるロードロック室と、基板の表面が清浄されるクリーニング室と、清浄された基板上に半導体、金属または絶縁体のいずれかの膜が堆積される成膜室と、光入射窓が設けられ、設光入射窓を透過した選択光が基板上に堆積された膜に照射されてマスクが形成される潜像室と、エッチングが行なわれるエッチング室と、基板の搬送を行なうための搬送室とを有し、

前記各室はいずれも真空封止可能に構成されて おり、ロードロック室、クリーニング室、成膜 室、潜像室およびエッチング室は、搬送室を中心

第1図は本発明の一実施側の構成を示す上面図 であり、試料8上にバターンを形成するものであ る。

第1 図において、1 は試料 8 を導入導出するためのロードロック室である。2 は試料 8 の表面をプラズマを用いてクリーニングするクリーニング 変である。3 は金属をスパッタ成膜するためのスパッタ成膜室である。4 は絶縁膜と半導体膜をプラズマ成膜するためのプラズマ成膜室である。5 は膜をケミカルドライエッチングするためのエッチング室である。9 は図示しない散送機構により試料 8 の搬送を各室間で行なう搬送機であり、搬送率1 0 内に設けられている。

ロードロック室1、クリーニング室2、スパッタ成限室3、プラズマ成限室4、エッチング室5、潜像室6および散送室10のいずれも真空気密可能に構成されており、室内を真空排気するための真空排気装置(図示せず)がそれぞれ備えられている。ロードロック室1、クリーニング室2、スパッタ成限室3、プラズマ成膜室4、エッ

としてその周囲に配数され、個別に設けられた ゲートパルプをそれぞれ介して搬送室と連通して いる。

この場合、潜像室およびエッチング室の代わりに、光入射窓が設けられ、該光入射窓を透過した 選択光が基板上に堆積した膜に照射されて光エッ チングが行なわれる光エッチング室としてもよい。

(作用)

半導体装置を製造するための各工程が、大気と 返断され、かつ板圧された状態にて一貫して行な われるため、基板の酸化およびゴミの付着が防止 されるとともに工程数が減少する。また、選択光 照射によって形成されたマスクを用いてエッチン グが行なわれ、もしくは光エッチングが行なわれ るので、剝離したレジストによるゴミの発生がな くなる。

(実施例)

次に、本発明の実施例について図面を参照して 説明する。

チング室 5 および潜像室 6 はそれぞれ搬送室 1 0 の周囲に配設されており、ゲートバルブ 7 b ~ 7 まをそれぞれ介して搬送室 1 0 と連通する。また、ロードロック室 1 には搬送室 1 0 と連通するゲートバルブ 7 b の他に、試料 8 の出入れを外部と行なうためのゲートバルブ 7 a が設けられている

第2図乃至第5図はそれぞれ第1図中のクリーニング室2、スパッタ成膜室3、プラズマ成膜室4、エッチング室5および潜像室6の構成を示す断面図である。

クリーニング室2を示した第2図において、21はクリーニングガスをクリーニング室2内に 導入するためにクリーニング室2の上方に設けられたガス導入口、22はクリーニング室2に置かれる試料8を保持する試料保持台、23は試料保持台 22をクリーニング室2を構成する真空容器から 絶縁するための絶縁体、25は13.56MH 2、200Wの高周波電源であり、試料保持台

22に接続されている。26は試料保持台側と高 周波電波側のマッチングを取るためのマッチング ポックスである。スパッタ成膜室3を示した第3 図においては、31はスパッタガスをスパッタ成 膜室3内に導入するためのガス導入口、32はス パッタ成膜室3に置かれる試料8を保持する試料 保持台、33は試料保持台32に対向して設けら れ、髙周波電力が加えられる対向電種、34は対 向電極33をスパッタ成膜室3を構成する真空容 器から絶縁するための絶縁体、35は13.56 MHz、500Wの高周波電源、36は試料保持 台32と高周波電源35側のマッチングを取るた めのマッチングボックス、37は対向電極34を 直流的に絶縁するためのコンデンサ、38はス パッタ金属である。プラズマ成膜室4を示した第 4 図においては、4 1 は堆積ガスをプラズマ成膜 室4内に導入するためのガス導入口、42はブラ ズマ成膜室4に置かれる試料8を保持する試料保 持台、43は試料保持台42に対向して設けら れ、高周波電力が加えられる対向電極、44は対

れ、高周波電力が加えられる対向電極、44は対明光学系、65は石英板にCrでパターニングされたマスク(またはレチクル)、66はマスクパターンを試料8の表面に結像するための役影光学系、67は投影光学系66を出た光を潜像室6に導入するための窓である。上記の各装置のうち、光源63、照明光学系64、マスク85、投影光

次に、FETを作製する際の本実施例の作製手順について説明する。

学系 8 6 は潜像室 6 の上方に設けられている。

第7図(a)乃至第7図(g)は、それぞれ各作製工程における成長膜の構造を示す図である。第1図乃至第6図においては試料8として示されていた石英板71をゲートバルブ7aを通してロードロック室1に入れ、ロードロック室1の窓内を実空排気装置(図示せず)によって10~でもの「r以下に真空排気する。搬送室10は真空排気装置(図示せず)によって常に排気し、10~6もの「r以下に圧力を保つ。ゲートバルブ7bを開け、搬送機9によって試料である石英基板71を受け取り、搬送室1に入れてゲートバル

向電極43をブラズマ成膜室4を構成する真空容 器から絶縁するための絶縁体、45は13、56 MHz、350Wの高周波電源、46は試料保持 台42と高周波電源45側のマッチングを取るた めのマッチングボックスである。エッチング室5 を示した第5図においては、52はエッチング室 5に置かれる盆料8を保持する試料保持台、53 **はエッチング室5に供給する励起ガスを発生させ** るためのマイクロ波ブラズマガス励起装置、51 はマイクロ波ブラズマガス励起装置53にエッチ ングガスを供給するためのガス導入口、54はマ ィクロ波プラズマガス励起装置53で発生した励 起ガスをエッチング室5に輸送するための輸送管 であり、盆料保持台52と対向する位置に設けら れている。潜像室6を示した第6図においては、 61は潜像室6に潜像ガスを導入するためのガス 導入口、62は潜像室6内に設置される試料8を 保持する試料保持台、63は光源であるところの KェFエキシマレーザー、64は光額63にて発 生した光により後述するマスク65を照明する照

ブフbを閉じる。

次に、クリーニング室2の内部を予め真空排気になって10つでもの下下以下ではなるまで真空排気しておき、ゲートバルブフェングで24円の試料保持台22に載せ、ゲートバルグラートにから、真空排気を置(図示せず)によいでであるまで真空排気する。ガス導入口21よりで表基板71の表面をクリーニングで21円の正力が2、この導入したなるようのまでに変変を関いてかり、20日間で20円間になるように真空排気を置(図示せず)を操作したなるように真空排気を置(図示せず)を操作を引きませる。

次に、13.56MHz、100Wの高周波をマッチングボックス26を調整しながら、試料保持台22に印加し、試料保持台22と対向電碼23の間の空間にプラズマを発生させる。試料保持台22はマッチングボクス26内にあるコンデンサ(図示せず)によって直流的に絶縁されている

ため、電子とイオンとの移動度の差から試料保持台22は-60 V程度の負の直流パイアス電圧が発生し、この電圧によってArイオンが加速され、石英基板71の表面に衝突し、表面があるがである。処理時間は約60 seec程度ングを設める。2 の内部の圧力が10-7 cを開けばか7 cを開けが10-7 cを開けが10-7 cを開じ、クリーニング室2の内部の圧力が10-7 torに以下を保つよう再度真空排気して。

次に、プラズマ成腹室4の内部を真空排気装置 (図示せず)によって10⁻⁷torr以下になる まで真空排気する。続いて、ゲートバルブ?eを 閉け、石英基板?1を搬送機9によってブラズマ 成腰室4に導入し、ヒータ(図示せず)によって 予め250℃に加熱された試料保持台42に載 せ、ゲートバルブ?eを閉じる。この後、ブラズ マ成腹室4の内部を真空排気装置(図示せず)に

せず)を操作制御する。

次に、13.56MHz、300Wの高周波をマッチングボックス46を調整しながら、対向電極の電極43に印加し、試料保持台42を対向電極43の間の空間にプラズマを発生させ、該導入ガスをアラズマ分解し、n・アモルファスシリコを発生させ、該導入がスをン(n・-Si)膜73を1000Å堆積させる(第7図(b)参照)。成版技導入ガスを以びる、プラズマ成膜室4の内部が10-7ものよっにでは、プラズマ成膜室4の内部が10-7ものように実空排気し、プラズマ成膜室4の内部が10-7ものように果つように実力が10-7ものように保つように実力が10-7ものように保つように表しておく。

次に、予め10-7torr以下に真空排気装置 (図示せず)によって排気された潜像室6のゲートバルブ7gを開け、石英基板71を搬送機9によって潜像室6に導入し、試料保持台62に載せ、ゲートバルブ7gを閉じる。続いて、真空排気装置(図示せず)によって潜像室6の内部を よって 1 0 ^{- 7} t o r r 以下になるまで真空排気 し、石英基板 7 l の温度が 2 5 0 ℃になるまで加 熱する。

次に、ガス導入口41よりSiH₄を100 sccm、H:を740sccmをブラズマ成膜 室4内に導入し、プラズマ成膜室4内の圧力が 0.5 torrになるように真空排気装置(図示 せず)を操作制御する。13.56 M H z 、 100甲の高周波をマッチングボックス46を調 整しながら、対向電極43に印加し、試料保持台 4 2 と対向電極 4 3 の間の空間にプラズマを発生 させ、鉄導入ガスをプラズマ分解し、アモルファ スシリコン (a-Si) 膜72を5000 A 堆積 させる〔第7図(a)参照)。成膜後、導入ガス を止めプラズマ成膜室4の内部が10-'toェェ 以下になるまで真空排気した後に、ガス導入口 41 & p S i H 4 & 20 s c c m 、 H 2 & 8 0 sccm、PH。を400sccmプラズマ成膜 至4内に導入し、ブラズマ成膜室4内の圧力が 0.5 torrになるように真空排気装置(図示

10⁻⁷torr以下になるまで真空排気する。ガ ス導入口62よりNO。ガスを潜像室6内に導入 し、内部の圧力が1toェァとなるように真空排 気装置を制御する。続いて、光源63である KrFエキシマレーザーで発振させた波長248 nmのレーザー 光を照明光学系64 によってチャ ンネル (チャンネル幅: 25μm、チャンネル長 :10μm)を形成するためのパターンが形成さ れたマスク65に均一に照射し、投影光学系66 によって石英基板上のn゚ - Si 膜73の表面に マスク65のバターン像を窓67を通して結像さ せる。なお窓67の材質として披長248ヵヵの レーザー光を吸収せずに透過させるため石英を使 用した。マスク像が結像したn゚-Si膜73 の表面では、光が当たった部分のみでNO』と Siが光化学反応を起こし、10分間の露光で n * poly-Si 表面に厚さ20人程度の SiOx層が形成される(不図示)。光が当たっ ていない部分ではこの反応は進まないので、結局 マスクのネガバターンがn゚ - Si膜73の表面 に形成される。換官すれば n * - S 1 膜 7 3 が S i O x に改質され、潜像が形成される。なお光源 6 3 としてここで K r F エキシマレーザーを使用したが、キセノンランブ、低圧水銀灯、高圧水銀灯等のランプ光源や、A r F エキシマレーザー、X e C & エキシマレーザー、A r レーザー等の紫外線レーザーも同様の効果がある。

上記の帯盤形成後に導入ガスを止め、潜像室 6 の内部が 1 0 -7 t o r r 以下になるまで真空排気し、ゲートパルブ 7 g を閉け、搬送機 9 によって石英基板 7 1 を取り出してゲートパルブ 7 g を閉じる。この後、潜像室 6 の内部の圧力が 1 0 -7 t o r r 以下に保つように再度真空排気する。

次に、予め10⁻⁷torr以下に真空排気装置 (図示せず)によって排気されたエッチング室5 のゲートパルブ7fを開け、石英基板7lを搬送 機9によってエッチング室5に導入して試料保持 台52に載せ、ゲートパルブ7fを閉じる。この 後、真空排気装置(図示せず)によってエッチン グ室5の内部が10⁻⁷torr以下になるまで真

真空排気し、ゲートバルブ7fを開けて搬送機9によって石英基板7lを取り出し、ゲートバルブ 7fを閉じ、エッチング室5の内部の圧力が 10~1torr以下に保つよう再度真空排気して おく。

 空排気する。続いて、ガス導入口51より、潜像 が施されたn゚ーSi膜73をエッチングするガ ス、この場合C8,500sccmをマイクロ波 プラズマガス励起装置53内に導入し、エッチン グ室5の圧力が0. 25torrになるように真 空排気装置(図示せず)を操作制御する。続い て、マイクロ波発生装置(図示せず)が発生した 2. 45 G H 2. 700 W のマイクロイ波をマイ クロ波ブラズマガス励起装置53に供給させ、該 エッチングガスをプラズマ化することによって励 起した励起分子C1。"、C1"を全長が20 cm, 内径が40mmの石英製である輸送管54 を介してエッチング室5に供給する。石英基板 71上に達した鉄励起分子n・-Si膜73表面 に潜像パターンを持つSiO。着をマスクにし て、n・-Si膜73と反応し揮発性物質である 塩素化合物を発生し、n * poly-Si層が エッチングされてチャンネルが形成される〔第7 図(c)参照)。その後導入ガスを止め、エッチ ング案5の内部が10~7torr以下になるまで

次に、ゲートバルブ7gを開け石英基板71を 競送機9によって帯像室6に導入し、試料保持台 62に載せ、ゲートバルブ7gを閉じてa‐ SiN脯74の表面に、前述のn゚‐Si膜73 上に形成したチャンネル形成用の帯像膜と同一で SiOx 腱の帯像を同位置に作製する。

次に、該着像をマスクとしてa - SiN膜74 をエッチングしてゲート 絶縁膜を形成するが、 エッチングガスとしてC 4 2 、 9 0 0 s c c m 、 NF、 100sccmをガス導入口51より供 ・ 給し、n* - Si 膜 7 3 と同様に a - Si N 膜 7 4 のエッチングを行なう (第 7 図 (e) 参 照)。その後上記導入ガスを止め、エッチング室 5 の内部が 10-7 t o r r 以下になるまで実空 排 気し、ゲート バルブ 7 f を 閉 じ、エッチング室 5 の内部の圧力が 10-7 t o r r 以下を保つよう再度実空排気しておく。

次に予め真空排気装置(図示せず)によって内部が10~7torr以下になるまで真空排気されたスパッタ成腹等3のゲートパルブ7dを開け、石英基板71を撤送機9によってスパッタ成膜窓3に減せ、ゲートは大いでは、真空排気装置が10元を閉じる。続いて、真空排気装置が10元を閉じる。で、東空排気である。ガス度底では、カーではなるまでは、カーではなるように真空排気を置く図の5torrになるように真空排気を置くの105torrになるように真空排気を

ここで形成される潜像層の組成はA 2 O x であ

次にゲートバルブフィを開け、石英基板フィを 試料保持台72に載せ、前述したエッチング工程 と同様の手法で該着像層をマスクとしてAA稈膜 をエッチングしてソース、ドレイン、ゲート電極 を形成する (第7図(g) 参照)。 エッチングガ スとしてCI。を1000gccmをガス導入口 51より供給し、n⁺ - Si膜73、a - SiN 膜74と同様にエッチングを行なう〔第7図 (e) 参照)。その後導入ガスを止め、エッチン グ室5の内部が10~7torr以下になるまで真 空排気し、ゲートパルプフェを関け、撤送機9に よって石英基板71を取り出してゲートバルブ 7 f を閉じ、ゲートバルブ7 b を開けて、石英基 板71をロードロック室1に入れ、ゲートパルプ 7 bを閉め、ロードロック電1の内部を大気圧に 良しFETが形成された石英基板を取り出す。

なお上記実施例では帯像エッチングプロセスを 用いて微細加工を行なったが、光エッチングを用 次にゲートバルブ7gを関け、石英基板71を 搬送機9によって潜像室6に導入し、試料保持台 62に載せ、ゲートバルブ7gを閉じ、前述した 2回の潜像形成工程と同様の手法で、A2確膜 75の表面に電極用の潜像層を作製する。ただし

いても同様の効果が得られる。光エッチングは光 潜像室 6 を使って実施することができる。

次に、本発明の第2の実施例として、上述の実施例で作製した厚さ4000人のA A 薄膜 7 5 を 光エッチングにより加工してFET電極を形成す るプロセスについて説明する。

本実施例においては潜像室 6 が光エッチング室 として使用される。

厚さ4000人のA 2 薄膜 7 5 をスパッタ成膜 する過程を上記実施例とまったく同様に行ない、その後着像室 6 を 10-7 t o r r 以下に真空排気 装置 (図示せず)によって排気し、ゲートバルブ 7 8 を関けて石英基版 7 1 を厳送機 9 によって潜像系 6 に導入し、試料保持台 6 2 に載せて、ゲートバルブ 7 8 を閉じる。続いて、真空排気 装置 (図示せず)によって潜像室 6 の内部を 10-7 t o r r 以下になるまで真空排気する。

次に、ガス導入口62よりC2zガスを潜像室6内に導入し、潜像室6の内部の圧力が0.1 torrとなるように真空排気装置を制御する。 以上説明した製造法により作製したa-Si薄膜FETのドレイン電流-ドレイン電圧の関係を測定したところ、レジストを用いず真空中で一貫したプロセスで作製したため良好な特性を示し、工程数が減少し、またゴミの発生が減少し歩留まりがよい生産が可能になった。

(発明の効果)

第1図は本発明の一実施例の構成を示す上面 図、第2図乃至第6図はそれぞれ第1図中のクリーニング室2、スパッタ成膜室3、ブラズマ成 膜室4、エッチング室5および潜像室6の構成を 示す断面図、第7図(a)乃至第7座(g)はそれ ぞれ本発明により半導体装置を製造する際の製造 工程を段階的に説明するための図である。

1 - ロードロック室、2 - クリーニング室、

3ースパッタ成膜室、4ープラズマ成膜室、

5 …エッチング室、 6 一潜像室、

7m~7gーゲートパルプ、8一試料、

9 -- 撤送機、 10 -- 撤送室、

21.31.41.51.61 -- ガス導入口、

22、32,42.52,62 - 试料保持台、

23.33.43-対向電腦、

24.34.44一絶縁体、

25.35.45--- 高周波電源、

26.36.46 - マッチングボックス、

37一コンデンサ、38mスパッタ金属、

53 -- マイクロ波プラズマガス励起装置、

本発明は以上説明したように構成されているので、以下に記載するような効果を奏する。

請求項 1 乃至請求項 3 にそれぞれ記載した方法体 まな項 3 にそれぞれとなく、半導体 装置を製造するための各工程を大気と遮断を と変更を が改正では、して、性能が効果にないできる。 を製造していたなりにできるができる。 を製造していた。 を対していた。 をがした。

請求項4および請求項5にそれぞれ記載した装置においては、上記各効果を備えた半導体製造装置を実現することができる効果がある。

4. 図面を簡単な説明

5 4 -- 輸送管、 6 3 -- 光凝、

64 一照明光学系、 65 一マスク、


66一投影光学系、 67一窓、

71 - 石英基板、 72 - a - Si膜、

73-n*-Si膜、74-a-SiN膜、

75-A 4 雜職。

特許出願人 キャノン株式会社 代理人 弁理士 若 林 忠



第 1 図

